过去数十年全球芯片产业依靠摩尔定律，以缩小晶体管物理尺寸、几何缩放实现性能提升。现阶段先进工艺逼近物理极限，EUV 设备、高端晶圆制造成本大幅抬升，单纯缩小尺寸的增长红利持续衰减，行业亟需一套全新的全链路优化理论指导长期技术迭代。

基于一线芯片研发与产业管理多年实践，何庭波提出一套以时间常数 τ为核心的多层电子系统优化框架，命名为韬（τ）定律。

2026 年 5 月 25 日，成果同步公开，当日落地了两件事。

其一，在中科院 ChinaXiv 预印本平台上传完整论文预印本，论文标题《A Time Scaling Theory for Multi-Layer Electronic Systems》，全文包含理论推导、仿真数据、量产芯片验证方案；

其二，出席上海举办的 IEEE ISCAS2026 国际电路与系统顶会，发表主旨报告，面向全球微电子、电路领域学者完整解读韬 τ 定律理论体系，披露逻辑折叠架构、终端与算力芯片落地路线。

（何庭波在ISCAS会议上发言）

预印本发布同期，该论文完整稿件投递至《Science China Information Sciences》。

该刊由中科院、国家自然科学基金委联合主办，稳定收录于 SCIE 数据库，JCR 分区 Q1，电子信息、微电子小类为中科院一区，是国内信息领域权威学术期刊，实行严格同行评审制度。

小编温馨提醒，稿件目前处于期刊同行评议阶段，暂无录用通知、无在线出版记录，期刊官方披露预计 2026 年内完成评审并见刊。

关于商界大佬频发SCI顶刊的事件，小编前不久写过：

好卷！比亚迪董事长独作发C刊，商界大佬们的“学术跃迁” 与新质生产力革命

而何庭波独立完成理论并投稿一区 SCI，也可谓一举多得：

完成理论体系标准化、学术化论证。韬 τ 定律是一套覆盖器件、电路、芯片、整机数据中心全层级的底层演进理论，并非单一工程技术方案。要让理论获得全球学术界认可，必须用标准学术范式完成数学推导、数据验证、逻辑闭环，SCI 期刊严格的审稿流程，是对整套理论严谨性的标准化校验。

面向全球学术同行公开交流，建立统一行业共识。仅靠企业内部技术文档、行业演讲，难以完整传递理论细节。发表 SCI 论文可永久公开完整研究内容，全球高校、实验室、半导体企业研发人员均可检索、引用、讨论，推动这套新缩放理论成为行业可通用的技术思路。

区分企业商业宣传与严谨学术结论。行业发布会、企业宣讲偏向产业落地成果展示，存在简化、通俗化表述；SCI 论文要求客观、完整、无夸大的实验与推演数据，能够清晰划分商业产品规划和纯粹基础理论研究，提升理论本身公信力。

对于理论提出者个人而言，独立产出 SCI 理论论文，可同时获得产业研发团队、高校微电子领域学者双向认可，搭建常态化学术交流渠道。

而对于背后的庞大商业帝国，既直观体现了企业在芯片基础理论层面自主创新实力，韬 τ 定律作为正式成文、经过学术校验的理论，还可作为华为终端、算力芯片、射频电路等多条产品线统一优化标尺，让不同研发团队拥有统一的性能优化评价指标，降低跨部门协同成本。

小编相信，在国内提倡发展新质生产力的当下，越来越多的商界大佬将锚定学术这片蓝海，以理论创新为产业注入强大动能，推动我国各领域的高质量发展。

注：论文当前仅完成投稿，尚未见刊、未被 WoS 检索，暂不能算作已收录 SCI 成果，最终学术效力以期刊在线出版、数据库可检索为准。

洞悉学术热点，触碰行业水温。

这里是赛恩斯学术，期待你的关注。

版权声明：

*本文由赛恩斯学术编辑撰写，图片来源于web of science和网络，如有侵权，请联系删除。文中涉及到的英文翻译部分，为译者在个人理解之上的概述与转达，详情及准确信息，请参考英文原文。如需转载，请添加学术顾问进行咨询。